TSMC 在歐洲 OIP 論壇公布最新 A14（1.4nm 級、後面供電）製程數據，相較 N2（2nm 級），同功耗下性能提升 16%，同頻率下功耗降低 27%，優於先前預估的 10-15% 性能與 25-30% 省電。 投影片僅列出主要主流節點，省略了 N3B（主要供蘋果與英特爾使用）以及 N3P、N2P 等中間節點更新，雖提及專用節點 N3X、N2X、A16，但略過中間節點更新多少模糊了這些逐步改進的重要性。 若回溯至 2018 年的 N7，十年間 A14 帶來 1.83 倍性能與 4.2 倍功率效率，顯示摩爾定律雖放緩仍存活。TSMC 強調，每個主要節點世代約降低 30% 功耗，性能增幅則維持 15-18%，近年設計重心明顯偏向省電。 值得注意的是，AI 驅動的 EDA 工具正成為關鍵補充。投影片顯示，使用 Cadence Cerebrus 與 Synopsys 等強化學習 APR 工具，僅優化布局布線與金屬堆疊，即可額外省電 7%，已相當於一次中間節點升級的貢獻。