ASICs 路線圖和設計夥伴（William Blair）：

高盛在$ASML斯堪的納維亞路演上表示 => 聽起來一旦新宣布的AI產能轉化為台積電訂單，然後再轉化為ASML訂單，將會有重大收入上調。 "ASML持續認為，縮小至1.4nm對於2027年和2028年EUV層數增長是有利的，因為行業將超越邏輯上的全閘極(GAA)過渡。此外，ASML預期在記憶體中，隨著4F2設計的縮小將持續，我們預計引入時間在2028年左右，或可能在2030年之後。因此，我們相信這一過渡可能有助於2028年的EUV層數增長（因此在我們看來，緩解了最近投資者對於過渡和光刻強度的擔憂）。我們注意到，行業目前在2026年DRAM上追蹤約4-5層EUV，而該公司預見到2030年有潛力達到7-10層EUV。最後，我們注意到有幾個因素可能會減緩向3D DRAM的過渡，因此對EUV層數增長的任何影響。特別是行業需要掌握多個具有挑戰性的過渡，例如1) 水平沉積，2) 垂直外延，和3) 水平及垂直蝕刻；這些都是非常難以執行的，這意味著向3D DRAM的潛在過渡可能需要很多年。 此外，我們相信如果生態系統參與者最近宣布的AI目標是準確的，那麼將需要建立比目前基礎設施更多的產能。此外，我們強調這些AI目標意味著生產能力顯著大於ASML的客戶告訴他們的（作為多年的前瞻性計劃的一部分）。ASML表示，由於尚未收到訂單，因此尚未建造或計劃這一產能。更廣泛地說，對於ASML來說，要建立這樣的產能，客戶必須在領先的代工廠下訂單，從而觸發這些半導體製造商訂購設備的需求。也就是說，我們相信考慮到ASML的EUV設備的交貨時間為12-18個月，而建造新工廠所需的時間也相似，如果這些收入實現，將會受益於2026年之後的時間段（繼續來自我們已經預期的明年AI相關收入）。 我們認為三星第三季度的EUV訂單對於記憶體和邏輯都是正面的，並相信AI需求不會僅由一家代工廠滿足。此外，該公司重申其觀點，即三星與特斯拉在美國泰勒工廠的先進邏輯擴張合作是一個明確的正面因素，使三星能夠加速其工藝學習曲線。

台積電決定給予其OSAT合作夥伴一些CoWoS的好處。